Schaltwerk < Elektrotechnik < Ingenieurwiss. < Vorhilfe
|
Aufgabe | Gegeben ist folgendes Schaltwerk:
Schaltwerk
Stellen Sie für dieses Schaltwerk in einer Tabelle den zeitlichen Verlauf der Zustandsänderungen an. Dabei sollen pro Teilaufgabe die Zustände von Leitung a, b, c und d protokolliert werden.
Gehen Sie davon aus, dass jeder Baustein eine Verzögerung von einer Zeiteinheit bewirkt, d.h. pro Spalte, die Sie eintragen wird genau 1 Gatter durchlaufen. Beginnen Sie mit Ihrer Betrachtung beim UND-Gatter. Zum Zeitpunkt [mm] $t_{0}$ [/mm] habe b den Wert 1, c und d den Wert 0. Der Zeitpunkt [mm] t_{1} [/mm] beschreibt also die Zustandsänderung von b.
Führen Sie die Tabellen solange fort, bis sich ein stabiler Zustand an Ausgang c ergibt, oder ersichtlich wird, dass sich kein stabiler Zustand an Ausgang c ergibt.
a. Geben Sie den zeitlichen Verlauf unter der Annahme an, dass am Eingang a der Wert 0 ständig anliegt. Die Anfangsbelegung sieht folgendermaßen aus:
[mm] $\begin{array}{|c|c|c|}
& t_{0} & t_{1}\\
\hline
a & 0 & ..\\
b & 1 & ..\\
c & 0 & ..\\
d & 0 & ..\\
\end{array}$
[/mm]
b. Geben Sie den zeitlichen Verlauf unter der Annahme an, dass am Eingang a der Wert 1 ständig anliegt. Die Anfangsbelegung sieht folgendermaßen aus:
[mm] $\begin{array}{|c|c|c|}
& t_{0} & t_{1}\\
\hline
a & 1 & ..\\
b & 1 & ..\\
c & 0 & ..\\
d & 0 & ..\\
\end{array}$
[/mm]
|
Hallo,
ich habe das neue Thema "Schaltwerke" so verstanden, dass diese im Gegensatz zu den Schaltnetzen eine Art Gedächtnis besitzen. Das geschieht dadurch, dass die Ausgänge auf die Eingänge rückgekoppelt werden.
Mit anderen Worten kann man doch sagen, dass der Ausgang in dieser Aufgabe direkt vom Eingang abhängt, da nur ein Ausgang und ein Eingang vorhanden sind?
Habe ich es richtig verstanden, dass ich die Tabellen jeweils um [mm] $t_{2}$ [/mm] und [mm] $t_{3}$ [/mm] erweitern muss, da $a = [mm] t_{0}$, [/mm] $b = [mm] t_{1}$, [/mm] $c = [mm] t_{2}$ [/mm] und $d = [mm] t_{3}$?
[/mm]
Mein größtes Problem ist, dass ich nicht verstanden habe, wie sich das "Gedächtnis" hier in Bezug auf die Änderung der Werte bzw. weitere Belegung der Spalten auswirkt und welche Rolle das Verzögerungsgatter spielt?
Vielen Dank für Eure Hilfe.
Gruß
el_grecco
|
|
|
|
Status: |
(Mitteilung) Reaktion unnötig | Datum: | 21:20 Do 17.06.2010 | Autor: | matux |
$MATUXTEXT(ueberfaellige_frage)
|
|
|
|
|
Status: |
(Mitteilung) Reaktion unnötig | Datum: | 22:44 Do 17.06.2010 | Autor: | qsxqsx |
Hallo,
"Verzögerungsgatter", was soll das genau sein? Ich nehme mal an das ist ein D-Flip-Flop, das heisst der Ausgang ist immer einen Takt später als der Eingang da.
Ich finde, es sind ein bisschen viele Buchstaben angegeben, die machen das fast unnötig kompliziert.
Du kannst das in Art von Gleichungen vereinfachen:
z.B. c = [mm] \overline{d}
[/mm]
Dabei musst du einfach beachten, dass c natürlich immer eine Zeiteinheit verzögert ist.
Nehmen wir vereinfach an, dass das UND-Gatter und der INVERTER keine Zeitverzögerungen haben, dann gibt es nur das Verzögerungsgatter. Zusätzlich sagen wir, a ist immer 1. Das heisst, das UND-Gatter kann auch weggelassen werden.
Wir haben also: [mm] c_{n+1} [/mm] = [mm] \overline{d}_{n}
[/mm]
wobei n quasi der n-te Taktschlag ist.
Villeicht hilft das...
Gruss
|
|
|
|
|
Hallo,
hier soweit die Lösung - wirklich verstanden habe ich sie allerdings nicht.
a.
[mm] $\begin{array}{|c|c|c|c|c|c|c|}
a & 0 & 0 & 0 & 0 & 0 & 0\\
\hline
b & 1 & 0 & 0 & 0 & 0 & 0\\
\hline
c & 0 & 0 & 1 & 1 & 1 & 1\\
\hline
d & 0 & 0 & 0 & 1 & 1 & 1\\
\end{array}$
[/mm]
b.
[mm] $\begin{array}{|c|c|c|c|c|c|c|c|c|c|}
a & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1\\
\hline
b & 1 & 0 & 0 & 0 & 1 & 1 & 1 & 0 & 0\\
\hline
c & 0 & 0 & 1 & 1 & 1 & 0 & 0 & 0 & 1\\
\hline
d & 0 & 0 & 0 & 1 & 1 & 1 & 0 & 0 & 0\\
\end{array}$
[/mm]
Wäre super, wenn hier jemand in Worten einen Schritt durchgehen könnte. Ich bin mir sicher, das ich dann den Rest verstehe.
Vielen Dank.
Gruß
el_grecco
|
|
|
|
|
Status: |
(Antwort) fertig | Datum: | 00:42 Di 22.06.2010 | Autor: | qsxqsx |
Hallo,
Zum ersten:
1. Spalte:
Anfangswerte
2, 3, 4,...Spalte:
a ist immer Null,
b nimmt den Wert an, den das UND-Gatter sendet - dieser Wert ist immer(!) Null, weil ja a immer Null ist. Es folgt das b nur noch Null ist
c ist das b negiert (aber natürlich eins verschoben, das b muss ja zuerst beim Inverter Negiert werden)
Naja und d ist c, einfach einen Takt verzögert
Gruss
|
|
|
|