4-Wege Assoziativcache < Technische Inform. < Praktische Inform. < Hochschule < Informatik < Vorhilfe
|
| Status: |
(Frage) überfällig  | | Datum: | 17:13 Sa 11.07.2009 | | Autor: | RalU |
| Aufgabe | Es soll ein Cache für die MIPS32-CPU beispielhaft berechnet werden.
und zwar: 4 MB 4-Wege Assoziativcache mit 64 Byte Blöcken
Wie muss die Adresse aufgeteilt werden (Tag, Index, Offset)? |
laut Musterlösung:
4 MB, 4 Wege Cache -> 4 Bänke a 1 MB
Zeilenzahl = Bankgröße/Blockgröße = [mm] 2^{20} [/mm] Bytes / [mm] 2^{6} [/mm] Bytes = [mm] 2^{14}
[/mm]
ich vermute, dass es [mm] 2^{20} [/mm] heißt weil M ~ [mm] 2^{20}(Annaeherung)
[/mm]
und [mm] 2^{6}=64 [/mm] Byte
jetzt steht in der Lösung noch dabei:
Byteweise Adressierung -> 6 Bits Offset
Wie komm ich an die 6 Bits Offset?
insgesamt steht noch folgendes Schaubild für die Lösung darunter:
____20______6_______0
|Tag | Index | Offset|
---------------------
12 14 6 (jeweils Bits)
Dieses Schaubild ist mir nicht wirklich klar geworden...
Wer kann mir helfen?
Gruß, R.
|
|
| |
|
| Status: |
(Mitteilung) Reaktion unnötig  | | Datum: | 17:20 Mo 13.07.2009 | | Autor: | matux |
$MATUXTEXT(ueberfaellige_frage)
|
|
|
|
